- 소개
APD Basic 교육은 패키지 설계의 전체 흐름을 학습하고 모듈 아웃라인 정의부터 부품 배치, 넷리스트 정의, 배선, 문서화 및 제조용 출력 생성까지의 과정을 다룹니다.
- 교육일정
2025년 11월 12일 (수) ~ 14일 (금)
- 교육신청마감
2025년 11월 3일 (월) 23:59
- 교육장소
서울특별시 금천구 디지털로 121, 2층 204호 (에이스가산타워)
- 문의
02-3016-7926 / 02-867-8633
- 기술교육문의
강민우 연구원 / mwkang@npit.co.kr
※ 학생을 선택하신 회원은 신원 증명을 위해 재학증명서, 학생증(신분증)을 반드시 지참해 주십시오.
※ 교육은 수강인원 6명 이상부터 진행됩니다.
| 과목명 | APD Basic | ||
| 교육일정파일 | 바로가기 | 파일 비밀번호 | nes99 |
| 교육일정 | 3일 | 교육비 | 산업체 450,000원 / 학생 300,000원 |
| 강사명 | 강민우 연구원 | 대상 | 전기/전자/통신/정보통신 분야 개발/엔지니어 |
| 수강인원 | 수강인원 15명 ※ 신청접수는 결제완료 순으로 마감되오니 참고 바랍니다. | ||
| 교육목표 | 이 과정에서는 패키지 설계의 전체 흐름을 학습합니다. 모듈 아웃라인 정의부터 부품 배치, 넷리스트 정의, 배선, 문서화 및 제조용 출력 생성까지의 과정을 다룹니다. 또한, 플립칩과 와이어 본딩된 적층 다이, 그리고 개별 부품을 포함하는 BGA 패키지를 설계합니다. | ||
| 교육내용 | 1. 설계 요구 사항에 맞는 design process flow 개발 2. Cross-section 와 design constraints 설정 3. stacked die를 Wire bonding 4. 3D canvas를 통해 입체적으로 시각화 5. interactive and automatic methods를 사용한 Route 6. 다양한 manufacturing outputs 생성 | ||
| 활용분야 | 전기/전자/통신/정보통신 분야 개발/엔지니어 | ||
| 활용장비 | Allegro X Advanced Package Designer, Allegro X SiP Layout Option | ||
| 날짜 | 시간 | 내용 | |
| 1일차 | 10:00~17:00 | 1. Introducing Allegro® X Advanced Package Designer 2. Creating a New Package Design 3. Modifying Components and Netlist | |
| 2일차 | 10:00~17:00 | 1. Setting Design Rules 2. Wire Bonding 3. 3D Viewing | |
| 3일차 | 10:00~17:00 | 1. Embedded Components 2. Routing and High Density Interconnect 3. Design Verification and Manufacturing Output | |
| 비고 | - Prerequisites : IC package design and construction | ||
※ 학생을 선택하신 회원은 신원 증명을 위해 재학증명서, 학생증(신분증)을 반드시 지참해 주십시오.
※ 교육은 수강인원 6명 이상부터 진행됩니다.
| 과목명 | APD Basic | ||
| 교육일정파일 | 바로가기 | 파일 비밀번호 | nes99 |
| 교육일정 | 3일 | 교육비 | 산업체 450,000원 / 학생 300,000원 |
| 강사명 | 강민우 연구원 | 대상 | 전기/전자/통신/정보통신 분야 개발/엔지니어 |
| 수강인원 | 수강인원 15명 ※ 신청접수는 결제완료 순으로 마감되오니 참고 바랍니다. | ||
| 교육목표 | 이 과정에서는 패키지 설계의 전체 흐름을 학습합니다. 모듈 아웃라인 정의부터 부품 배치, 넷리스트 정의, 배선, 문서화 및 제조용 출력 생성까지의 과정을 다룹니다. 또한, 플립칩과 와이어 본딩된 적층 다이, 그리고 개별 부품을 포함하는 BGA 패키지를 설계합니다. | ||
| 교육내용 | 1. 설계 요구 사항에 맞는 design process flow 개발 2. Cross-section 와 design constraints 설정 3. stacked die를 Wire bonding 4. 3D canvas를 통해 입체적으로 시각화 5. interactive and automatic methods를 사용한 Route 6. 다양한 manufacturing outputs 생성 | ||
| 활용분야 | 전기/전자/통신/정보통신 분야 개발/엔지니어 | ||
| 활용장비 | Allegro X Advanced Package Designer, Allegro X SiP Layout Option | ||
| 날짜 | 시간 | 내용 | |
| 1일차 | 10:00~17:00 | 1. Introducing Allegro® X Advanced Package Designer 2. Creating a New Package Design 3. Modifying Components and Netlist | |
| 2일차 | 10:00~17:00 | 1. Setting Design Rules 2. Wire Bonding 3. 3D Viewing | |
| 3일차 | 10:00~17:00 | 1. Embedded Components 2. Routing and High Density Interconnect 3. Design Verification and Manufacturing Output | |
| 비고 | - Prerequisites : IC package design and construction | ||
