[서울] 2026.12.9 Spectre/ADE를 활용한 Simulation 과정
- 소개
본 교육은 Cadence Full-custom IC 설계 과정을 통해 최신 설계 동향이해, CMOS 를 중심으로 기초적인 아날로그 회로에 대한 설계방법과 Simuation을 진행하는 과정입니다.
- 교육일정
2026년 12월 9일 (수)
- 교육신청마감
2026년 12월 3일 (목) 23:59
- 교육장소
서울특별시 금천구 디지털로 121, 2층 204호 (에이스가산타워)
- 문의
070-4149-5789 / 02-867-8633
- 기술교육문의
박수빈 선임연구원 / sbpark@npit.co.kr
최소 구매 수량 1
최대 구매 수량 1
※ 학생을 선택하신 회원은 신원 증명을 위해 재학증명서, 학생증(신분증)을 반드시 지참해 주십시오.
※ 교육은 수강인원 5명 이상부터 진행됩니다.
| 과목명 | CadenceⓇ Virtuoso Schematic Editor & Spectre/ADE Basic Simulation | ||
| 교육일정파일 | 바로가기 | ||
| 파일 비밀번호 | nes99 | ||
| 교육일정 | 1일 | ||
| 강사명 | 박수빈 선임연구원 | 대상 | 전기/전자/통신/정보통신 분야 개발/엔지니어 |
| 수강인원 | 수강인원 15명 ※ 신청접수는 결제완료 순으로 마감되오니 참고 바랍니다. | ||
| 교육목표 | - Virtuoso Schematic Editor를 이용하여 transistor-level schematic을 작성할 수 있다. - Schematic으로부터 Symbol을 생성하고 Hierarchical Testbench를 구성할 수 있다. - Spectre/ADE Explorer에서 Analysis를 설정할 수 있다. - ViVA를 활용하여 MOSFET 및 CMOS Logic Circuit의 전기적 특성을 분석할 수 있다. | ||
| 교육내용 | - Cadence Full-custom IC 설계 과정을 통해서 최신 설계 동향이해, CMOS 를 중심으로 기초적인 아날로그 회로에 대한 설계방법과 Simuation을 진행합니다. | ||
| 활용분야 | 전기/전자/통신/정보통신 분야 개발 | ||
| 활용장비 | Cadence Virtuoso IC23.1 / Spectre /ADE Explorer / GPDK045 | ||
| 날짜 | 시간 | 내용 | |
| 1일차 | 10:00~17:00 | 1. Virtuoso Design Flow 개요 Cadence/Virtuoso소개,Full-CustomICDesignFlow, Library/Cell/View 2. Virtuoso Schematic Editor Instance, Wire, Pin, Label, Property, Check & Save 3. Symbol Editor Symbol 생성, Pin 설정, Testbench 생성 4. Spectre/ADE ADE GUI, DC/Transient Analysis, Variable, Sweep, Output 5. Simulation 특성 검증 ViVA, Calculator, Plot 분석, Design Parameter 비교 LAB// PMOS, NMOS, CMOS Circuit | |
| 비고 | - Linux 기본 명령어 선행 학습 필요. | ||
※ 학생을 선택하신 회원은 신원 증명을 위해 재학증명서, 학생증(신분증)을 반드시 지참해 주십시오.
※ 교육은 수강인원 5명 이상부터 진행됩니다.
| 과목명 | CadenceⓇ Virtuoso Schematic Editor & Spectre/ADE Basic Simulation | ||
| 교육일정파일 | 바로가기 | ||
| 파일 비밀번호 | nes99 | ||
| 교육일정 | 1일 | ||
| 강사명 | 박수빈 선임연구원 | 대상 | 전기/전자/통신/정보통신 분야 개발/엔지니어 |
| 수강인원 | 수강인원 15명 ※ 신청접수는 결제완료 순으로 마감되오니 참고 바랍니다. | ||
| 교육목표 | - Virtuoso Schematic Editor를 이용하여 transistor-level schematic을 작성할 수 있다. - Schematic으로부터 Symbol을 생성하고 Hierarchical Testbench를 구성할 수 있다. - Spectre/ADE Explorer에서 Analysis를 설정할 수 있다. - ViVA를 활용하여 MOSFET 및 CMOS Logic Circuit의 전기적 특성을 분석할 수 있다. | ||
| 교육내용 | - Cadence Full-custom IC 설계 과정을 통해서 최신 설계 동향이해, CMOS 를 중심으로 기초적인 아날로그 회로에 대한 설계방법과 Simuation을 진행합니다. | ||
| 활용분야 | 전기/전자/통신/정보통신 분야 개발 | ||
| 활용장비 | Cadence Virtuoso IC23.1 / Spectre /ADE Explorer / GPDK045 | ||
| 날짜 | 시간 | 내용 | |
| 1일차 | 10:00~17:00 | 1. Virtuoso Design Flow 개요 Cadence/Virtuoso소개,Full-CustomICDesignFlow, Library/Cell/View 2. Virtuoso Schematic Editor Instance, Wire, Pin, Label, Property, Check & Save 3. Symbol Editor Symbol 생성, Pin 설정, Testbench 생성 4. Spectre/ADE ADE GUI, DC/Transient Analysis, Variable, Sweep, Output 5. Simulation 특성 검증 ViVA, Calculator, Plot 분석, Design Parameter 비교 LAB// PMOS, NMOS, CMOS Circuit | |
| 비고 | - Linux 기본 명령어 선행 학습 필요. | ||
