[서울] 2026.9.30 Innovus를 활용한 Implementation 과정
- 소개
본 교육은 Cadence 툴 기반의 Floorplan, Power/Clock Tree, 배치·배선, 타이밍 클로저 등 핵심 PnR 절차 실습을 통해 물리 설계 최적화 및 문제 해결 역량을 습득하는 과정입니다.
- 교육일정
2026년 9월 30일 (수)
- 교육신청마감
2026년 9월 22일 (화) 23:59
- 교육장소
서울특별시 금천구 디지털로 121, 2층 204호 (에이스가산타워)
- 문의
070-4149-5789 / 02-867-8633
- 기술교육문의
정윤혁 선임연구원 / yhjeong@npit.co.kr
최소 구매 수량 1
최대 구매 수량 1
※ 학생을 선택하신 회원은 신원 증명을 위해 재학증명서, 학생증(신분증)을 반드시 지참해 주십시오.
※ 교육은 수강인원 5명 이상부터 진행됩니다.
| 과목명 | Digital Design Implementation | ||
| 교육일정파일 | 바로가기 | ||
| 파일 비밀번호 | nes99 | ||
| 교육일정 | 1일 | ||
| 강사명 | 정윤혁 선임연구원 | 대상 | 전기/전자/통신/정보통신 분야 개발/엔지니어 |
| 수강인원 | 수강인원 15명 ※ 신청접수는 결제완료 순으로 마감되오니 참고 바랍니다. | ||
| 교육목표 | 1. Auto PnR 과정의 제약 설정과 최적화 기법 학습 2. Auto PnR 이후 검증 및 분석 기법 학습 | ||
| 교육내용 | 본 과정에서는 Place & Route(PnR) 과정을 중점적으로 다루며, RTL 합성 이후의 플로어 플랜(Floorplanning), 파워 및 클럭 트리 설계, 셀 배치와 배선, Congestion 해소, 타이밍 클로저(Timing Closure) 등 핵심 절차를 실습 위주로 학습하고, 실제 물리 설계에서 발생하는 문제들을 Cadence PnR 툴 환경에서 직접 다뤄보며, 설계자가 최적화된 결과를 얻기 위해 고려해야 할 제약 조건과 해결 방법을 습득하도록 구성되어 있다. | ||
| 활용분야 | 전기/전자/통신/정보통신 분야 개발 | ||
| 활용장비 | Cadence [Innovus, Tempus] | ||
| 날짜 | 시간 | 내용 | |
| 1일차 | 10:00~17:00 | Auto PnR 1. Auto PnR 개념 2. 실습 - FloorPlanning - Core/Die Size 계산 - Aspect Ratio, Utilization 이해 - PowerPlanning - Placement & Optimization - Clock Tree Synthesis - Routing STA 1. Setup, Hold Timing 개념 2. Path 기반 분석 3. MMMC 기반 Timing View 이해 4. 실습 - Timing Report 분석 - Setup/Hold Violation 원인 분석 | |
| 비고 | - 본 수업은 리눅스 활용 능력이 있는 수강자들을 대상으로 합니다. - 선수 과목으로 논리회로 및 디지털 시스템 설계 수강 경험이 필요합니다. | ||
※ 학생을 선택하신 회원은 신원 증명을 위해 재학증명서, 학생증(신분증)을 반드시 지참해 주십시오.
※ 교육은 수강인원 5명 이상부터 진행됩니다.
| 과목명 | Digital Design Implementation | ||
| 교육일정파일 | 바로가기 | ||
| 파일 비밀번호 | nes99 | ||
| 교육일정 | 1일 | ||
| 강사명 | 정윤혁 선임연구원 | 대상 | 전기/전자/통신/정보통신 분야 개발/엔지니어 |
| 수강인원 | 수강인원 15명 ※ 신청접수는 결제완료 순으로 마감되오니 참고 바랍니다. | ||
| 교육목표 | 1. Auto PnR 과정의 제약 설정과 최적화 기법 학습 2. Auto PnR 이후 검증 및 분석 기법 학습 | ||
| 교육내용 | 본 과정에서는 Place & Route(PnR) 과정을 중점적으로 다루며, RTL 합성 이후의 플로어 플랜(Floorplanning), 파워 및 클럭 트리 설계, 셀 배치와 배선, Congestion 해소, 타이밍 클로저(Timing Closure) 등 핵심 절차를 실습 위주로 학습하고, 실제 물리 설계에서 발생하는 문제들을 Cadence PnR 툴 환경에서 직접 다뤄보며, 설계자가 최적화된 결과를 얻기 위해 고려해야 할 제약 조건과 해결 방법을 습득하도록 구성되어 있다. | ||
| 활용분야 | 전기/전자/통신/정보통신 분야 개발 | ||
| 활용장비 | Cadence [Innovus, Tempus] | ||
| 날짜 | 시간 | 내용 | |
| 1일차 | 10:00~17:00 | Auto PnR 1. Auto PnR 개념 2. 실습 - FloorPlanning - Core/Die Size 계산 - Aspect Ratio, Utilization 이해 - PowerPlanning - Placement & Optimization - Clock Tree Synthesis - Routing STA 1. Setup, Hold Timing 개념 2. Path 기반 분석 3. MMMC 기반 Timing View 이해 4. 실습 - Timing Report 분석 - Setup/Hold Violation 원인 분석 | |
| 비고 | - 본 수업은 리눅스 활용 능력이 있는 수강자들을 대상으로 합니다. - 선수 과목으로 논리회로 및 디지털 시스템 설계 수강 경험이 필요합니다. | ||
