[서울] 2026.5.21~22 Allegro PCB를 활용한 Artwork (High Speed Design) -Part 2
- 소개
본 교육은 Allegro PCB Designer를 활용하여 High-Speed 설계 Rule 정의 방법과 Layout 실무 기법을 배우는 과정입니다.
- 교육일정
2026년 5월 21일(목) ~ 22일 (금)
- 교육신청마감
2026년 5월 16일 (토) 23:59
- 교육장소
서울특별시 금천구 디지털로 121, 2층 204호 (에이스가산타워)
- 문의
02-3016-7926 / 02-867-8633
- 기술교육문의
박예진 연구원 /yjpark@npit.co.kr
최소 구매 수량 1
최대 구매 수량 1
※ 학생을 선택하신 회원은 신원 증명을 위해 재학증명서, 학생증(신분증)을 반드시 지참해 주십시오.
※ 교육은 수강인원 5명 이상부터 진행됩니다.
| 과목명 | Allegro PCB를 활용한 Artwork (High Speed Design) -Part 2 | ||
| 교육일정파일 | 바로가기 | ||
| 파일 비밀번호 | nes99 | ||
| 교육일정 | 2일 | 교육비 | 산업체 300,000원 / 학생 200,000원 |
| 강사명 | 임현철 이사 | 대상 | 전기/전자/통신/정보통신 분야 개발/엔지니어 |
| 수강인원 | 수강인원 15명 ※ 신청접수는 결제완료 순으로 마감되오니 참고 바랍니다. | ||
| 교육목표 | High-speed PCB 설계 능력 배양을 통한 설계 품질 확보 | ||
| 교육내용 | Allegro PCB Designer를 활용하여 고속 디지털 회로 설계 시 반드시 고려해야 할 High-Speed 설계 Rule 정의 방법과 신호 무결성을 확보하기 위한 Layout 실무 기법을 배움으로 설계 오류를 사전에 방지하는 Rule Driven PCB 설계 능력을 배양한다. | ||
| 활용분야 | 전기/전자/통신/정보통신 분야 개발/엔지니어 | ||
| 활용장비 | Cadence OrCAD/Allegro PCB Designer | ||
| 날짜 | 시간 | 내용 | |
| 1일차 | 10:00~17:00 | - High-Speed PCB 설계 기본 이해 - DDR Interface 구조 이해 및 Export Layout - Dxf Import to Create Board - Stack-up and Impedance Calculation - 부품 배치 및 Constraint Manager 구조 이해 - Net Topology 확인 및 Electrical Constraint Set 만들기 | |
| 2일차 | 10:00~17:00 | - High-Speed Routing rule 설정하기 Wiring & Via rule Impedance rule Min Max Propagation rule Total Etch Length rule Differential Pair rule Relative Propergation rule Return Path rule - Rule Driven routing & Tuning - Design Rule Check | |
| 비고 (선수지식) | - OrCAD 회로도 작성 가능자 - Allegro PCB 사용 가능자 | ||
※ 학생을 선택하신 회원은 신원 증명을 위해 재학증명서, 학생증(신분증)을 반드시 지참해 주십시오.
※ 교육은 수강인원 5명 이상부터 진행됩니다.
| 과목명 | Allegro PCB를 활용한 Artwork (High Speed Design) -Part 2 | ||
| 교육일정파일 | 바로가기 | ||
| 파일 비밀번호 | nes99 | ||
| 교육일정 | 2일 | 교육비 | 산업체 300,000원 / 학생 200,000원 |
| 강사명 | 임현철 이사 | 대상 | 전기/전자/통신/정보통신 분야 개발/엔지니어 |
| 수강인원 | 수강인원 15명 ※ 신청접수는 결제완료 순으로 마감되오니 참고 바랍니다. | ||
| 교육목표 | High-speed PCB 설계 능력 배양을 통한 설계 품질 확보 | ||
| 교육내용 | Allegro PCB Designer를 활용하여 고속 디지털 회로 설계 시 반드시 고려해야 할 High-Speed 설계 Rule 정의 방법과 신호 무결성을 확보하기 위한 Layout 실무 기법을 배움으로 설계 오류를 사전에 방지하는 Rule Driven PCB 설계 능력을 배양한다. | ||
| 활용분야 | 전기/전자/통신/정보통신 분야 개발/엔지니어 | ||
| 활용장비 | Cadence OrCAD/Allegro PCB Designer | ||
| 날짜 | 시간 | 내용 | |
| 1일차 | 10:00~17:00 | - High-Speed PCB 설계 기본 이해 - DDR Interface 구조 이해 및 Export Layout - Dxf Import to Create Board - Stack-up and Impedance Calculation - 부품 배치 및 Constraint Manager 구조 이해 - Net Topology 확인 및 Electrical Constraint Set 만들기 | |
| 2일차 | 10:00~17:00 | - High-Speed Routing rule 설정하기 Wiring & Via rule Impedance rule Min Max Propagation rule Total Etch Length rule Differential Pair rule Relative Propergation rule Return Path rule - Rule Driven routing & Tuning - Design Rule Check | |
| 비고 (선수지식) | - OrCAD 회로도 작성 가능자 - Allegro PCB 사용 가능자 | ||
